6 Fachbegriffe

Refresh

DRAM muss zum Erhalt des Speicherinhalts immer wieder ausgelesen und neu geschrieben werden. Diesen Vorgang des 'Wiederauffrischens' nennt man 'Refresh'. Der Lese-/Schreibverstärker ('Sense Amp') liest die Speicherzeilen aus und schreibt sie wieder neu.

RAS - CAS

Damit ein SDRAM-Chip bei der Adressübergabe weiß, um welchen Adressteil es sich grade handelt, gibt es die Signalleitungen 'RAS' (Row Adress Strobe) und CAS (Column Adress Strobe). Werden also gerade die Zeilenbits übertragen, ist RAS aktiv, bei den Spaltenbits CAS. Diese Art der Übertragung spart nicht nur zusätzliche Leitungen, sondern sorgt auch noch für einen anderen Effekt. Der Bank-Select-Befehl kann gleichzeitig mit der ersten Zeilenadresse gesendet werden. Liegt genau diese Signalkombination ('Aktive- Kommando') an, lesen die Sense Amps die entsprechenden Zeilen komplett aus und puffern den Inhalt. Dieser Vorgang geht aber nicht beliebig schnell, weshalb die Daten erst nach einer gewissen Wartezeit in den Sense Amps bereitliegen. Diese Zeitverzögerung heisst 'RAS-to-CAS-Delay', kurz 't_RCD' ('_' bedeutet tiefgestellte Zeichen). Erst nach der Zeit t_RCD kann die Spaltenadresse vom Chipsatz an die entsprechenden Sense Amps geschickt werden. Die Zeit vom Befehl bis zum Anliegen des entsprechenden Spaltenbits im Ausgangsregister ('Latch') für die jeweilige Datenleitung heisst 'CAS Latency' (CL, auch t_CL). Von diesen Datenleitungen liest der Chipsatz schliesslich die angeforderten Daten.

Puffer, Register, Parität (Parity) und Fehlerkorrektur (ECC)

Viel Speicher belastet vor allem die Adressleitungen sehr stark. Aus diesem Grund empfiehlt es sich, hier auf gepufferte Speicherriegel zurückzugreifen. Diese werden auch als 'Registered DIMMs' bezeichnet und besitzen auf den Modulen spezielle Register-Chips. Bei den sonst üblichen 'unbuffered' DIMMs sind sowohl die Datenleitungen, als auch die Adressleitungen parallel geschaltet. Registered DIMMs entlasten die Adress-Treiberleitungen, damit der Chipsatz stabiler arbeiten kann. Zusätzlich befindet sich auf den Registered DIMMs häufig neben den Pufferbausteinen noch ein PLL-Baustein, der das Taktsignal aufbereitet und damit den Taktsignaltreiber des Mainboards entlastet. Ab 100MHz Taktfrequenz verschieben sich die Eingangssignale an den Ausgängen der Pufferbausteine um einen Taktzyklus. Daher sind Registered DIMMs bei der Adressierung genau einen Takt langsamer als Unbuffered DIMMs. Bei EDO- und PC66-Speicher spricht man nicht von Registered RAM, sondern von Buffered DIMMs.

Unterstützen Chipsatz und Speichermodul die Paritätsprüfung, dann erfolgt bei jedem Speichervorgang eine zusätzliche Prüfsummenbildung. Jedem Datenbyte (8 Bit) wird beim Schreiben ein eigenes Paritätsbit zugeordnet und im DRAM mit abgespeichert. Beim Lesen eines Datenbytes erfolgt durch den Chipsatz über ein Protokoll dann der Vergleich mit dem zugehörigem Paritätsbit. Damit lässt sich ein umgekipptes Bit beim Lesen sofort erkennen. Es gibt zwei Arten von Paritätsprotokollen, ungerade und gerade Parität.

Das ECC-Verfahren benötigt bei 32-Bit-breiten Daten zusätzliche sieben sogenannte Kontroll-Bits. Bei 64-Bit-breiten DIMMs sind für die Fehlerkorrektur acht Kontroll-Bits nötig. ECC-fähige DIMMs besitzen deshalb eine Datenbreite von insgesamt 72 Bit. Der Datenbus zwischen DIMM und Chipsatz ist ebenfalls 72 Bit breit. Mit ECC lassen sich 1-Bit-Fehler erkennen und korrigieren. 2-Bit-Fehler erkennen.

Interleaving

Bei Interleaving werden die Speicherdaten auf zwei (oder mehrere) RAM Bänke verteilt, die dann abwechselnd ausgelesen werden. Während eine Bank sich im read Modus befindet, wird die andere refresht. Um von dem Performance-Vorteil von Interleaving profitieren zu können, müssen die Speicherbänke mit Modulen gleicher Größe bestückt sein.

Serial Presence Detect - SPD

Auf SDRAM-Speichermodulen befindet sich ein sogenanntes Serial Presence Detect (SPD) EEPROM. SPD ist ein Verfahren zur Speicheridentifikation. Dieses EEPROM speichert alle wichtigen Parmeter und Organisationsangaben eines SDRAM-DIMMs.

Was ist der Unterschied zwischen SLC und MLC NAND-Flash-Chips?

Die meisten Flash-Speicher werden auf Basis von NAND-Flash Chips hergestellt. Dabei ermöglichen auf NAND-Technologie basierende Flash-Chips aufgrund ihrer internen Zellenverschaltung einen schnelleren Lesezugriff und eine hohe Sicherheit. Zur Zeit gibt es zwei verschiedene Arten von NAND-Flash-Chips: SLC- (Single Level Cell) und MLC- (Multi Level Cell) NAND-Flash-Chips. Im Gegensatz zu den SLC Flash-Chips, die 1 Bit pro Zelle abspeichern, sind MLC Flash-Chips in der Lage, 2 Bit pro Speicherzelle abzuspeichern. MLC NAND-Flash Chips können somit die doppelte Menge an Daten speichern bei gleicher Größe. Durch diese Art der Datenspeicherung sind MLC Flash-Chips im Gegensatz zu SLC Flash Chips relativ günstig, sind andererseits aber wesentlich langsamer, nicht so lange haltbar und verbrauchen mehr Strom.
CompactFlash-Karten von Transcend verwenden ausschließlich SLC NAND-Flash-Chips. Dabei weisen die CompactFlash-Karten mit Kapazitäten ab 128MB Schreibgeschwindigkeiten von bis zu 45X auf (45X entspricht einer Transferrate von 45x150KB/s=6,75MB/s).